设a=4’b1101,b=4’b1010.按照Verilog HDL语法,执行语句assign c=a&b;则c
A.4’b0001 B.4’b0010 C.4’b0100 D.4’b1000
◎欢迎参与讨论,请在这里发表您的看法、交流您的观点。