分析下面的Verilog HDL源程序,回答问题。(1)完成程序填空。(2)画出test2.v综合后的电路图。
(1)reg,wire,data_out(2)
◎欢迎参与讨论，请在这里发表您的看法、交流您的观点。
