已知一有限状态机系统的状态转移图如题30图所示,试用Verilog HDL设计该系统。
说明:
(1)该电路系统有四种状态:S0,S1,S2,S3
(2)系统具有同步复位功能；
(3)系统输入信号及其含义:
clk：时钟
ina:1比特的输入数据
rst：复位信号,当rst=1时系统状态复位为S0,输出复位为0,当rst=0时系统按照题30图所示的状态转移图工作。
(4)系统输出信号及其含义:
out:1比特的输出数据
(5)状态转移图图示说明:1/0表示,当输入ina=1’b1时,相应输出out=1’b0,以此类推
