在一个采用组相联映象的Cache存储器中，主存由0～7共8块组成，Cache分为2组，每组2块，每块大小为16个存储字。在某个程序执行时，访存的主存块地址流为：6，2，4，1，4，6，3，0，4，5，7，3。
（1）写出主存块地址和Cache块地址的格式，并指出各字段的长度。
（2）采用LRU替换算法，说明该程序访存对Cache的块位置的使用情况，并计算Cache命中率。
主存按Cache大小划分为区，主存容量为8块，Cache容量为4块，故主存分为2个区，区号E的长度为1位。
每区分为2组，故组号C和g的长度都是1位。
每组分为2块，故块号B和b的长度都是1位。
每块大小为16个存储字，故块内地址W和w的长度都是4位。
（2）据组相联映象的规定，可得主存块与Cache 块之间的映象关系如下：
主存块0、1、4、5只能装入Cache块0、1的任何块位置上；
主存块2、3、6、7只能装入Cache块2、3的任何块位置上。
采用LRU替换算法时Cache 的块0 ~3被程序使用的过程如下图：
